Os autores do RISC-V pretendem fornecer vários designs de CPU disponíveis gratuitamente sob licenças BSD, que permitem designs de chips RISC-V e, portanto, são abertos e gratuitos.
O site RISC-V possui uma especificação para instruções de modo de utilizador e um rascunho de especificação para um conjunto de instruções privilegiadas de uso geral para suportar sistemas operativos.
As ferramentas de software RISC-V disponíveis incluem um conjunto de ferramentas GNU Compiler Collection (GCC) (com GDB, o depurador), um conjunto de ferramentas LLVM, o simulador OVPsim (e a RISC Fast Processor Modeling Library V), o simulador Spike e um simulador em).
Existe suporte de sistema operativo para GNU/Linux, FreeBSD e NetBSD, mas as instruções do modo supervisor não estão normalizadas a 10 de novembro de 2016, pelo que este suporte não é definitivo. As portas preliminares do FreeBSD para a arquitetura RISC-V foram atualizadas em fevereiro de 2016 e enviadas no FreeBSD 11.0. As portas Debian e Fedora estão estabilizadas.
O RISC-V possui um design modular, composto por peças de base alternativas, com extensões opcionais adicionadas. A fundação ISA e as suas extensões são desenvolvidas num esforço colectivo entre a indústria, a comunidade de investigação e as instituições de ensino. A base especifica instruções (e a sua codificação), o fluxo de controlo, os registos (e os seus tamanhos), a memória e o endereçamento, a manipulação lógica (i.e., número inteiro) e os elementos auxiliares. Só a base pode implementar um computador simplificado de uso geral, com suporte completo de software, incluindo um compilador de uso geral.
As extensões padrão são especificadas para funcionar com todas as bases padrão e entre si sem conflito.
